Embedded Tutorial Prospects of Near

Embedded Tutorial Prospects of Near-Threshold Voltage Design for Green Computing
Surhud Khare, Intel Labs, Bangalore, India Shailendra Jain, Intel Labs, Bangalore, India
Abstract
Near-Threshold Voltage (NTV) design brings the promise of an order of magnitude improvement in energy efficiency over the current generation of silicon systems. However, NTV design is not simply a circuit design problem, but it has significant implications in every aspect of silicon design, from process technology to architecture and design methodology to validation. Intel’s Near-Threshold Voltage Research Processor, code-named ‘Claremont’ is an important step forward towards evaluating and addressing some of these design challenges. In this tutorial, we will give brief overview of circuit design techniques incorporated in Claremont and discuss key results from the silicon characterization.
While Claremont prototype primarily evaluated applicability of NTV circuits for complex IA-32 core, the design and silicon results gives an opportunity to either directly or indirectly assess implications of NTV circuit design on various aspects of silicon system design. We will discuss challenges and opportunities that NTV design brings with respect to process technology, circuit design, logic design, architecture, CAD tools/flows and application software. We will also identify key technological gaps in these domains that need to be addressed to enable widespread adoption of NTV design across entire computing spectrum ranging from deeply embedded, personal devices to high performance exascale computing.
Speaker Biographies
Surhud Khare received the B.E. degree in electronics & telecommunications engineering from Pune University, India and the M.S. degree in electrical & computer engineering from Georgia Institute of Technology, Atlanta in 2007 and 2009, respectively. He joined Intel Corporation in 2009 and has been working on research & prototyping of future generations of energy-efficient microprocessors and system- on-chip designs. His research interests are in the area of energy-efficient circuits & systems design and fine-grain power management.


Shailendra Jain received the M.Tech. degree in Microelectronics and VLSI Design from IIT, Madras, India. With Intel since 2004, he is currently a technical lead at the Bangalore Design Lab of Intel Labs, India. Shailendra has worked on various projects ranging from high performance low power digital building blocks design to the 80-Tile TeraFLOPs NoC Processor and 48 iA-32 Core Single Chip Cloud Computer. His research interests includes near-threshold voltage range digital circuits design, energy- efficient design techniques for TeraFLOPs NoC processors, floating-point arithmetic units, and many core advance prototyping. He has co-authored ten papers in prestigious international VLSI conferences in these areas.

Results (Indonesian) 1:

tertanam prospek tutorial desain dekat-ambang tegangan untuk komputasi hijau
surhud khare, laboratorium intel, bangalore, india shailendra jain, laboratorium intel, bangalore, india

abstrak dekat-ambang tegangan (NTV) desain membawa janji urutan besarnya peningkatan efisiensi energi selama generasi sekarang sistem silikon. Namun,desain NTV bukan hanya masalah desain sirkuit, tetapi memiliki implikasi yang signifikan dalam setiap aspek desain silikon, dari teknologi proses untuk arsitektur dan metodologi desain untuk validasi. prosesor penelitian tegangan dekat-ambang intel, kode-bernama 'claremont' merupakan langkah maju yang penting menuju mengevaluasi dan menangani beberapa tantangan desain ini. dalam tutorial ini,kami akan memberikan gambaran singkat tentang teknik desain sirkuit yang tergabung dalam claremont dan mendiskusikan hasil kunci dari karakterisasi silikon.
Sementara prototipe claremont terutama dievaluasi penerapan sirkuit NTV untuk kompleks besarbesaran-32 inti,desain dan hasil silikon memberikan kesempatan baik langsung maupun tidak langsung menilai implikasi dari NTV desain sirkuit pada berbagai aspek desain sistem silikon. kita akan membahas tantangan dan peluang yang desain NTV membawa sehubungan dengan proses teknologi, desain sirkuit, desain logika, arsitektur, alat-alat cad / arus dan perangkat lunak aplikasi.kami juga akan mengidentifikasi kesenjangan teknologi kunci dalam domain ini yang perlu diatasi untuk memungkinkan adopsi desain NTV di seluruh spektrum komputasi mulai dari tertanam, perangkat pribadi untuk kinerja tinggi exascale komputasi.

Biografi speaker surhud khare menerima menjadi gelar di bidang teknik telekomunikasi elektronik & dari universitas pune,india dan M.S. yang gelar dalam & teknik komputer listrik dari georgia institut teknologi, atlanta pada tahun 2007 dan 2009, masing-masing. ia bergabung dengan intel corporation pada tahun 2009 dan telah bekerja pada prototipe penelitian & generasi masa depan mikroprosesor hemat energi dan system-on-chip desain.kepentingan penelitiannya berada di area sirkuit hemat energi & desain sistem dan manajemen daya fine-grain.


Shailendra jain menerima M. Tech ini. gelar dalam mikroelektronika dan desain VLSI dari iit, madras, india. dengan intel sejak tahun 2004, saat ini ia sedang memimpin teknis di laboratorium desain bangalore laboratorium intel, india.shailendra telah bekerja pada berbagai proyek mulai dari kinerja tinggi rendah daya digital desain blok bangunan untuk prosesor noc teraflops 80-ubin dan 48 besarbesaran-32 single core chip komputer awan. kepentingan penelitian mencakup near-threshold rentang tegangan sirkuit digital desain, teknik desain hemat energi untuk prosesor teraflops noc, floating-point unit aritmatika,dan banyak inti muka prototyping. ia telah menulis sepuluh makalah dalam konferensi VLSI internasional bergengsi di bidang ini.

Results (Indonesian) 2:

Tertanam Tutorial prospek dekat ambang tegangan desain untuk komputasi hijau
Surhud Khare, Intel Labs, Bangalore, India Kurniasih Jain, Intel Labs, Bangalore, India
abstrak
dekat ambang tegangan (NTV) desain membawa janji peningkatan urutan besarnya dalam efisiensi energi lebih dari generasi sekarang silikon sistem. Namun, NTV desain adalah bukan hanya masalah desain sirkuit, tetapi memiliki implikasi signifikan dalam setiap aspek desain silikon, dari teknologi proses arsitektur dan desain metodologi untuk validasi. Prosesor Intel dekat ambang tegangan penelitian, kode-bernama 'Claremont' merupakan langkah penting ke depan menuju mengevaluasi dan mengatasi beberapa tantangan desain. Dalam tutorial ini, kami akan memberikan gambaran singkat dari sirkuit desain teknik didirikan di Claremont dan mendiskusikan hasil kunci dari silikon karakterisasi.
Sementara Claremont prototipe terutama dievaluasi penerapan NTV sirkuit untuk kompleks IA-32 inti hasil desain dan silikon memberi kesempatan untuk baik secara langsung maupun tidak langsung menilai implikasi dari desain sirkuit NTV pada berbagai aspek dari desain sistem silikon. Kita akan membahas tantangan dan peluang yang NTV desain membawa teknologi proses, desain sirkuit, logika Desain, arsitektur, CAD alat/mengalir dan aplikasi perangkat lunak. Kita juga akan mengidentifikasi kesenjangan teknologi kunci dalam domain yang perlu diatasi untuk mengaktifkan adopsi luas dari desain NTV di seluruh spektrum komputasi mulai dari sangat tertanam, pribadi perangkat komputasi kinerja tinggi exascale.
Pembicara biografi
Surhud Khare menerima gelar B.E. elektronik & telekomunikasi Teknik Universitas Pune, India dan gelar M.S. dalam teknik dari Georgia Institute of Technology, Atlanta pada 2007 dan 2009, masing-masing komputer & listrik. Ia bergabung dengan Intel Corporation pada 2009 dan telah bekerja pada penelitian & prototyping generasi masa depan energi efisien mikroprosesor dan desain sistem-on-chip. Minat penelitiannya berada di daerah hemat energi sirkuit & sistem desain dan denda-butiran daya manajemen.


Kurniasih Jain menerima tingkat m. tech. mikroelektronika dan VLSI desain dari IIT, Madras, India. Dengan Intel sejak tahun 2004, dia sedang memimpin teknis di Bangalore desain Lab dari Intel Labs, India. Kurniasih telah bekerja pada berbagai proyek mulai dari kinerja tinggi daya rendah digital blok bangunan desain untuk 80-ubin TeraFLOPs NoC prosesor dan 48 Core iA-32 satu awan Chip komputer. Minat penelitiannya mencakup rentang tegangan dekat ambang desain sirkuit digital, energi - efisien desain teknik untuk prosesor TeraFLOPs NoC, floating-point aritmatika unit, dan banyak inti muka prototyping. Ia turut menulis sepuluh kertas di konferensi VLSI internasional bergengsi di daerah ini.