4.6.1. Parallel add and subtractVar

4.6.1. Parallel add and subtract
Various byte-wise and halfword-wise additions and subtractions.
Syntax
op{cond} {Rd}, Rn, Rm
where:

is one of:
S
Signed arithmetic modulo 28 or 216. Sets APSR GE flags.
Q
Signed saturating arithmetic.
SH
Signed arithmetic, halving the results.
U
Unsigned arithmetic modulo 28 or 216. Sets APSR GE flags.
UQ
Unsigned saturating arithmetic.
UH
Unsigned arithmetic, halving the results.
op
is one of:
ADD8
Byte-wise Addition
ADD16
Halfword-wise Addition.
SUB8
Byte-wise Subtraction.
SUB16
Halfword-wise Subtraction.
ASX
Exchange halfwords of Rm, then Add top halfwords and Subtract bottom halfwords.
SAX
Exchange halfwords of Rm, then Subtract top halfwords and Add bottom halfwords.
cond
is an optional condition code (see Conditional execution).
Rd
is the destination register. Do not use r15 for Rd.
Rm, Rn
are the ARM registers holding the operands. Do not use r15 for Rm or Rn.
Operation
These instructions perform arithmetic operations separately on the bytes or halfwords of the operands. They perform two or four additions or subtractions, or one addition and one subtraction.
You can choose various kinds of arithmetic:
Signed or unsigned arithmetic modulo 28 or 216. This sets the APSR GE flags (see Condition flags).
Signed saturating arithmetic to one of the signed ranges -215 ≤ x ≤ 215 -1 or -27 ≤ x ≤ 27 -1. The Q flag is not affected even if these operations saturate.
Unsigned saturating arithmetic to one of the unsigned ranges 0 ≤ x ≤ 216 -1 or 0 ≤ x ≤ 28 -1. The Q flag is not affected even if these operations saturate.
Signed or unsigned arithmetic, halving the results. This cannot cause overflow.
Condition flags
These instructions do not affect the N, Z, C, V, or Q flags.
The Q, SH, UQ and UH prefix variants of these instructions do not change the flags.
The S and U prefix variants of these instructions set the GE flags in the APSR as follows:
For byte-wise operations, the GE flags are used in the same way as the C (Carry) flag for 32-bit SUB and ADD instructions:
GE[0]
for bits[7:0] of the result
GE[1]
for bits[15:8] of the result
GE[2]
for bits[23:16] of the result
GE[3]
for bits[31:24] of the result.
For halfword-wise operations, the GE flags are used in the same way as the C (Carry) flag for normal word-wise SUB and ADD instructions:
GE[1:0]
for bits[15:0] of the result
GE[3:2]
for bits[31:16] of the result.
You can use these flags to control a following SEL instruction, see SEL.
Note
For halfword-wise operations, GE[1:0] are set or cleared together, and GE[3:2] are set or cleared together.
Architectures
These ARM instructions are available in ARMv6 and above.
These 32-bit Thumb instructions are available in ARMv6T2 and above, except the ARMv7-M profile.
There are no 16-bit Thumb versions of these instructions.
Examples
SHADD8 r4, r3, r9
USAXNE r0, r0, r2
Incorrect examples
QHADD r2, r9, r3 ; No such instruction, should be QHADD8 or QHADD16
SAX r10, r8, r5 ; Must have a prefix.

Results (Vietnamese) 1:

4.6.1. song song thêm và trừ
khác nhau byte-wise và halfword-khôn ngoan bổ sung và subtractions.
cú pháp
op {cond} {Rd}, Rn, Rm
nơi:

là một trong:
S
ký số học theo modulo 28 hoặc 216. Bộ APSR GE cờ.
Q
ký saturating số học.
SH
ký số học, chất kết quả.
U
Unsigned số học theo modulo 28 hoặc 216. Bộ APSR GE cờ.
UQ
Unsigned saturating số học.
UH
Điều số học, chất kết quả.
op
là một trong:
ADD8
khôn ngoan Byte bổ sung
ADD16
Halfword-khôn ngoan bổ sung.
SUB8
Byte-khôn ngoan trừ.
SUB16
Halfword-khôn ngoan trừ.
ASX
trao đổi halfwords của Rm, sau đó thêm hàng đầu halfwords và trừ dưới halfwords.
SAX
trao đổi halfwords của Rm, sau đó trừ hàng đầu halfwords và thêm dưới halfwords.
cond
là một tình trạng tùy chọn mã (xem thực hiện có điều kiện).
Rd
là đăng ký điểm đến. Không sử dụng r15 cho Rd.
Rm, Rn
là cánh tay đăng ký giữ các operands. Không sử dụng r15 cho Rm hoặc Rn.
hoạt động
những hướng dẫn thực hiện số học hoạt động một cách riêng biệt trên byte hoặc halfwords của các operands. Họ thực hiện bổ sung hai hoặc bốn hoặc subtractions, hoặc một bổ sung và trừ một.
Bạn có thể chọn các loại khác nhau của số học:
ký hoặc chưa được ký số học theo modulo 28 hoặc 216. Điều này đặt cờ APSR GE (xem tình trạng lá cờ).
ký saturating số học để một trong phạm vi ký-215 ≤ x ≤ 215 -1 hoặc-27 ≤ x ≤ 27 -1. Lá cờ Q không bị ảnh hưởng ngay cả khi các hoạt động này thấm vào trong.
Dấu saturating số học để một trong các dấu khoảng 0 ≤ x ≤ 216 -1 hoặc 0 ≤ x ≤ 28 -1. Lá cờ Q không bị ảnh hưởng ngay cả khi các hoạt động này thấm vào trong.
ký hoặc chưa được ký số học, giảm các kết quả. Điều này không thể gây ra tràn.
điều kiện cờ
những hướng dẫn này không ảnh hưởng đến các N, Z, C, V, hoặc Q cờ.
The Q, SH, Biến thể UQ và UH tiền tố của các hướng dẫn này không thay đổi cờ.
The S và U Phiên bản tiền tố của các hướng dẫn đặt GE cờ trong APSR như sau:
cho hoạt động byte-wise, GE cờ được sử dụng trong cùng một cách với cờ C (thực hiện) cho 32-bit phụ và thêm hướng dẫn:
GE [0]
cho bit [7:0] kết quả
GE [1]
cho bit [15:8] kết quả
GE [2]
cho bit [23:16] kết quả
GE [3]
cho bit [31:24] của quả.
cho khôn ngoan halfword hoạt động, những lá cờ GE được sử dụng trong cùng một cách với cờ C (thực hiện) cho bình thường word-wise SUB và thêm hướng dẫn:
GE [1:0]
cho bit [15:0] kết quả
GE [3:2]
cho bit [31:16] của quả.
bạn có thể sử dụng những lá cờ để kiểm soát một chỉ dẫn sau SEL, xem muối
lưu ý
cho halfword-khôn ngoan hoạt độngGE [1:0] được đặt hoặc xóa với nhau, và GE [3:2] được đặt hoặc xóa với nhau.
kiến trúc
những cánh tay hướng dẫn có sẵn trong ARMv6 và ở trên.
những 32-bit ngón tay cái hướng dẫn có sẵn trong ARMv6T2 và ở trên, ngoại trừ cấu hình ARMv7-M.
không có không có phiên bản 16-bit ngón tay cái của các hướng dẫn.
ví dụ
SHADD8 r4, r3, r9
USAXNE r0, r0, r2
không chính xác ví dụ
QHADD r2, r9, r3; Không có hướng dẫn như vậy, nên là QHADD8 hoặc QHADD16
SAX r10, r8, r5; Phải có một tiền tố.

Results (Vietnamese) 2:

4.6.1. Add song song và trừ
bổ sung và bớt byte-khôn ngoan và nửa vòng trái đất-khôn ngoan khác nhau.
Cú pháp
op {cond} {} Rd, Rn, Rm
nơi:

là một trong những:
S
.. Ký số học modulo 28 hoặc 216 Đặt APSR GE cờ
Q
. Ký số học bão hòa
SH
. số học ký, giảm một nửa kết quả
U
.. số học Unsigned modulo 28 hoặc 216 Đặt APSR GE cờ
UQ
. Unsigned số học bão hòa
UH
Unsigned . số học, giảm một nửa kết quả
op
là một trong những:
ADD8
Byte-khôn ngoan, bổ sung
ADD16
. Ngoài ra nửa vòng trái đất-khôn ngoan
SUB8
. Byte-khôn ngoan Trừ
SUB16
. Trừ nửa vòng trái đất-khôn ngoan
ASX
Trao đổi halfwords của Rm, sau đó Add halfwords đầu và trừ halfwords dưới.
SAX
halfwords trao đổi Rm, sau đó chỉnh trừ halfwords đầu và Thêm halfwords dưới.
cond
là một mã điều kiện tùy chọn (xem thực hiện có điều kiện).
Rd
là thanh ghi đích. Không sử dụng r15 cho Rd.
Rm, Rn
là đăng ký ARM giữ các toán hạng. Không sử dụng r15 cho Rm hoặc Rn.
hoạt động
Những hướng dẫn thực hiện phép tính số học riêng biệt trên các byte hoặc halfwords của toán hạng. Họ thực hiện hai hoặc bốn bổ sung hoặc bớt, hoặc một cộng và một phép trừ.
Bạn có thể chọn các loại số học:
.. Ký hoặc số học unsigned modulo 28 hoặc 216 này đặt cờ APSR GE (xem Điều kiện cờ)
Signed số học bão hòa với một trong những phạm vi ký -215 ≤ x ≤ 215 -1 hoặc -27 ≤ x ≤ 27 -1. Q cờ không bị ảnh hưởng ngay cả khi các hoạt động bão hòa.
Unsigned số học bão hòa với một trong các phạm vi unsigned 0 ≤ x ≤ 216 -1 hoặc 0 ≤ x ≤ 28 -1. Q cờ không bị ảnh hưởng ngay cả khi các hoạt động bão hòa.
ký hoặc số học unsigned, giảm một nửa kết quả. Điều này không có thể gây ra tràn.
Điều kiện cờ
Những hướng dẫn này không ảnh hưởng đến những lá cờ N, Z, C, V, hoặc Q.
Q, SH, UQ và UH biến tiền tố của các hướng dẫn không thay đổi cờ.
Các biến thể tiền tố S và U các hướng dẫn thiết lập cờ GE trong APSR như sau:
Đối với hoạt động byte-khôn ngoan, những lá cờ GE được sử dụng trong cùng một cách như là C (Carry) lá cờ cho 32-bit SUB và ADD hướng dẫn:
GE [0]
cho bit [7:0] của kết quả
GE [1]
cho bit [15:8] của kết quả
GE [2]
cho bit [23:16] về kết quả
GE [3]
cho bit [31:24] của kết quả .
Đối với hoạt động nửa vòng trái đất-khôn ngoan, những lá cờ GE được sử dụng trong cùng một cách như là C (Carry) cờ bình thường từ-SUB khôn ngoan và hướng dẫn ADD:
GE [01:00]
cho bit [15:00] về kết quả
GE [03:02]
cho bit [31:16] của kết quả.
Bạn có thể sử dụng những lá cờ để kiểm soát một hướng dẫn SEL sau, hãy xem SEL.
Lưu ý
Đối với hoạt động nửa vòng trái đất-khôn ngoan, GE [01:00] được thiết lập hoặc xóa với nhau, và GE [03:02] được thiết lập hoặc xóa với nhau.
kiến trúc
ARM Những hướng dẫn này có sẵn trong ARMv6 và ở trên.
Những hướng dẫn Thumb 32-bit có sẵn trong ARMv6T2 và ở trên, ngoại trừ cấu ARMv7-M.
Không có 16-bit phiên bản của ngón tay cái hướng dẫn này.
Ví dụ
SHADD8 R4, R3, r9
USAXNE r0, r0, r2
ví dụ không đúng
QHADD r2, R9, R3; Không có hướng dẫn, nên QHADD8 hoặc QHADD16
SAX r10, r8, R5; Phải có một tiền tố.