In an SRAM, the standby current lea

In an SRAM, the standby current leakage in peripheral circuits is dominated by row decoder circuits, because the total transistor width is dominated by the row decoders. In the peripheral circuits, the power gating scheme can be implemented as we already mentioned, because they are sequential circuits, but the word lines must be always fixed at the ground level in the sleep mode in order not to destroy the cell data. This is more critical in thet ransient period between the normal mode and the sleep mode, because logical levels in the circuits may be unstable. Therefore, additional care must be taken to implement the power gating scheme for the row decoders. We discuss the constraints for row decoder designs and propose a novel row decoder circuit.

Results (Vietnamese) 1:

Trong một SRAM, chờ hiện rò rỉ trong các thiết bị ngoại vi mạch chủ yếu là hàng bộ giải mã mạch, bởi vì chiều rộng tổng transistor bị chi phối bởi các bộ giải mã hàng. Ở các mạch ngoại vi, các đề án gating điện có thể được thực hiện như chúng tôi đã đề cập, vì họ là mạch tuần tự, nhưng dòng chữ phải luôn luôn fixed mặt đất ở chế độ ngủ để không phá hủy dữ liệu di động. Điều này là quan trọng hơn trong khoảng thời gian ransient tâm giữa chế độ bình thường và chế độ ngủ, bởi vì các mức độ hợp lý trong các mạch có thể không ổn định. Vì vậy, thêm chăm sóc phải được thực hiện để thực hiện quyền lực gating đề án cho các bộ giải mã hàng. Chúng tôi thảo luận về những hạn chế cho các thiết kế bộ giải mã hàng và đề xuất một cuốn tiểu thuyết hàng bộ giải mã mạch.