3.Common status signals are BUSY an

3.Common status signals are BUSY and READY. There may also be signals to
report various error conditions.
• Address recognition: Just as each word of memory has an address, so does
each I/O device. Thus, an I/O module must recognize one unique address for
each peripheral it controls.
On the other side, the I/O module must be able to perform device communication.
This communication involves commands, status information, and data (Figure 7.2).
An essential task of an I/O module is data buffering.The need for this function
is apparent from Figure 2.11.Whereas the transfer rate into and out of main memory
or the processor is quite high, the rate is orders of magnitude lower for many peripheral
devices and covers a wide range. Data coming from main memory are sent
to an I/O module in a rapid burst.The data are buffered in the I/O module and then
sent to the peripheral device at its data rate. In the opposite direction, data are
buffered so as not to tie up the memory in a slow transfer operation. Thus, the I/O
module must be able to operate at both device and memory speeds. Similarly, if the
I/O device operates at a rate higher than the memory access rate, then the I/O module
performs the needed buffering operation.
Finally, an I/O module is often responsible for error detection and for subsequently
reporting errors to the processor. One class of errors includes mechanical and
electrical malfunctions reported by the device (e.g., paper jam, bad disk track).Another
class consists of unintentional changes to the bit pattern as it is transmitted from device
to I/O module. Some form of error-detecting code is often used to detect transmission
errors. A simple example is the use of a parity bit on each character of data. For example,
the IRA character code occupies 7 bits of a byte.The eighth bit is set so that the total
number of 1s in the byte is even (even parity) or odd (odd parity).When a byte is received,
the I/O module checks the parity to determine whether an error has occurred.

Results (Indonesian) 1:

3. umum status sinyal yang SIBUK dan siap. Mungkin juga ada sinyal untuk
melaporkan berbagai kesalahan kondisi.
• alamat pengakuan: sama seperti setiap kata memori memiliki alamat, begitu juga
I/O setiap perangkat. Dengan demikian, modul harus mengakui satu alamat yang unik untuk
perifer setiap itu kontrol.
di sisi lain, modul harus mampu melakukan perangkat komunikasi.
Komunikasi ini melibatkan perintah, informasi status dan data (gambar 7.2).
tugas penting modul adalah Penyanggaan data.Kebutuhan untuk fungsi ini
jelas dari gambar 2.11.Whereas kecepatan transfer masuk dan keluar dari memori utama
atau prosesor cukup tinggi, tingkat kali lipat lebih rendah untuk banyak perifer
perangkat dan mencakup berbagai. Data yang berasal dari memori utama dikirim
untuk modul dalam ledakan cepat.Data buffered dalam modul dan kemudian
dikirim ke perangkat periferal kecepatan data yang. Dalam arah yang berlawanan, data yang
buffered sehingga tidak untuk mengikat memori dalam operasi transfer lambat. Dengan demikian, I / O
modul harus mampu beroperasi pada kecepatan perangkat dan memori. Demikian pula, jika
I/O perangkat beroperasi pada tingkat yang lebih tinggi daripada tingkat akses memori, kemudian modul
melakukan operasi Penyanggaan diperlukan.
akhirnya, modul sering bertanggung jawab untuk deteksi kesalahan dan kemudian
laporan kesalahan untuk prosesor. Termasuk satu kelas kesalahan mekanik dan
listrik malfungsi dilaporkan oleh perangkat (misalnya, kertas selai, lagu disk buruk).Lain
kelas terdiri dari perubahan yang tidak disengaja pada pola bit seperti yang ditransmisikan dari perangkat
untuk modul. Beberapa bentuk pengoreksi kode sering digunakan untuk mendeteksi transmisi
kesalahan. Contoh sederhana adalah penggunaan sedikit paritas pada setiap karakter data. Sebagai contoh,
kode karakter IRA menempati bit 7 dari byte.Sedikit kedelapan diatur sehingga total
jumlah 1s dalam byte adalah bahkan (paritas bahkan) atau odd (odd paritas).Bila byte diterima,
modul memeriksa paritas untuk menentukan apakah sebuah kesalahan telah terjadi.

Results (Indonesian) 2:

3.Common sinyal statusnya adalah SIBUK dan READY. Mungkin juga ada sinyal untuk
melaporkan berbagai kondisi error.
• Alamat pengakuan: Sama seperti setiap kata dari memori memiliki alamat, demikian juga
setiap I / O device. Dengan demikian, modul I / O harus mengakui satu alamat unik untuk
setiap perangkat yang dikendalikan.
Di sisi lain, modul I / O harus mampu melakukan komunikasi perangkat.
Komunikasi ini melibatkan perintah, informasi status, dan data (Gambar 7.2) .
Sebuah tugas penting dari modul I / O data buffering.The kebutuhan fungsi ini
terlihat dari Gambar 2.11.Whereas transfer rate masuk dan keluar dari memori utama
atau prosesor cukup tinggi, tingkat lipat lebih rendah untuk banyak perifer
perangkat dan mencakup berbagai. Data yang berasal dari memori utama dikirim
ke modul I / O dalam burst.The cepat data buffer dalam modul I / O dan kemudian
dikirim ke perangkat periferal pada tingkat data. Dalam arah yang berlawanan, data
buffer agar tidak mengikat memori dalam operasi transfer yang lambat. Dengan demikian, I / O
modul harus mampu beroperasi pada kedua perangkat dan kecepatan memori. Demikian pula, jika
perangkat I / O beroperasi pada tingkat yang lebih tinggi daripada tingkat akses memori, maka modul I / O
melakukan operasi penyangga yang dibutuhkan.
Akhirnya, modul I / O sering bertanggung jawab untuk mendeteksi kesalahan dan untuk selanjutnya
melaporkan kesalahan untuk prosesor. Satu kelas kesalahan meliputi mekanik dan
kerusakan listrik dilaporkan oleh perangkat (misalnya, kertas macet, track disk yang buruk). lain
kelas terdiri dari perubahan yang tidak disengaja dengan pola bit ketika dikirimkan dari perangkat
ke modul I / O. Beberapa bentuk kode kesalahan-mendeteksi sering digunakan untuk mendeteksi transmisi
kesalahan. Contoh sederhana adalah penggunaan bit paritas pada setiap karakter data. Misalnya,
kode karakter IRA menempati 7 bit dari delapan bit byte.The diatur sehingga total
jumlah 1s dalam byte bahkan (paritas genap) atau ganjil (odd parity). Ketika byte yang diterima,
I / O modul cek paritas untuk menentukan apakah telah terjadi kesalahan.