The dashed boxes in the block diagr

The dashed boxes in the block diagram separate the three main parts of the USART (listed from the top): Clock
generator, Transmitter and Receiver. Control Registers are shared by all units. The clock generation logic consists
of synchronization logic for external clock input used by synchronous slave operation, and the baud rate generator.
The XCK (transfer clock) pin is only used by synchronous transfer mode. The Transmitter consists of a single write
buffer, a serial Shift Register, Parity Generator and control logic for handling different serial frame formats. The
write buffer allows a continuous transfer of data without any delay between frames. The Receiver is the most complex
part of the USART module due to its clock and data recovery units. The recovery units are used for
asynchronous data reception. In addition to the recovery units, the Receiver includes a parity checker, control
logic, a Shift Register and a two level receive buffer (UDR). The Receiver supports the same frame formats as the
Transmitter, and can detect Frame Error, Data OverRun and Parity Errors.

Results (Thai) 1:

การประกล่องในบล็อคไดอะแกรมแยก 3 ส่วนหลักของ USART (แสดงจากด้านบน): นาฬิกาเครื่องกำเนิดไฟฟ้า เครื่องส่งสัญญาณและรับสัญญาณ ทะเบียนควบคุมใช้ร่วมกัน โดยหน่วยทั้งหมด ประกอบด้วยตรรกะสร้างนาฬิกาของตรรกะการซิงโครไนส์สำหรับนาฬิกาภายนอกที่เข้าใช้ โดยการดำเนินงานแบบซิงโครนัสทาส และเครื่องกำเนิดไฟฟ้าอัตรารับส่งข้อมูลโหมดการถ่ายโอนแบบซิงโครนัสเท่าใช้ pin XCK (โอนย้ายนาฬิกา) ตัวรับสัญญาณประกอบด้วยการเขียนที่เดียวบัฟเฟอร์ ตรรกะที่กะลงทะเบียน สร้างพาริตี และการควบคุมเป็นประจำสำหรับเฟรมประจำแตกต่างรูปแบบ ที่เขียนบัฟเฟอร์ช่วยให้การโอนย้ายอย่างต่อเนื่องของข้อมูลโดยไม่มีการล่าช้าระหว่างเฟรม ผู้รับมีความซับซ้อนมากที่สุดส่วนของโมดูล USART เนื่องจากหน่วยการกู้คืนข้อมูลและนาฬิกา ใช้สำหรับการกู้คืนหน่วยรับข้อมูลแบบอสมวาร นอกจากหน่วยกู้คืน รับตรวจสอบพาริตี้ ควบคุมที่ประกอบด้วยตรรกะ กะลงทะเบียน และระดับสองรับบัฟเฟอร์ (UDR) ตัวรับสัญญาณที่รองรับรูปแบบเฟรมเดียวกันเป็นการเครื่องส่งสัญญาณ และสามารถตรวจหาข้อผิด พลาดของเฟรมข้อมูลเกิน และข้อผิด พลาดของพาริตี

Results (Thai) 2:

กล่องประในแผนภาพบล็อกแยกสามส่วนหลักของ USART (จดทะเบียนจากด้านบน): นาฬิกา
เครื่องกำเนิดไฟฟ้า, เครื่องส่งสัญญาณและตัวรับสัญญาณ รีจิสเตอร์ควบคุมร่วมกันโดยทุกหน่วยงาน ตรรกะนาฬิการุ่นประกอบด้วย
ของตรรกะการประสานสำหรับใส่นาฬิกาภายนอกที่ใช้โดยการดำเนินการเป็นทาสซิงโครและเครื่องกำเนิดไฟฟ้าอัตราบอด.
XCK (นาฬิกาโอน) ขาถูกนำมาใช้โดยเฉพาะโหมดการถ่ายโอน synchronous ส่งสัญญาณประกอบด้วยเขียนเดียว
บัฟเฟอร์สมัครสมาชิกกะอนุกรม, เครื่องปั่นไฟพาริตี้และตรรกะการควบคุมสำหรับการจัดการรูปแบบกรอบอนุกรมที่แตกต่างกัน
เขียน buffer ช่วยให้การถ่ายโอนต่อเนื่องของข้อมูลโดยไม่ชักช้าระหว่างเฟรมใด ๆ รับเป็นที่ซับซ้อนมากที่สุด
ส่วนหนึ่งของโมดูล USART เนื่องจากนาฬิกาและหน่วยกู้คืนข้อมูล หน่วยกู้คืนที่ใช้สำหรับ
การรับสัญญาณข้อมูลที่ไม่ตรงกัน นอกเหนือจากหน่วยกู้คืนรับรวมถึงตรวจสอบความเท่าเทียมกันในการควบคุม
ตรรกะสมัครสมาชิกกดปุ่ม Shift และระดับสองได้รับบัฟเฟอร์ (UDR) รับสนับสนุนรูปแบบเฟรมเดียวกับ
เครื่องส่งสัญญาณและสามารถตรวจสอบข้อผิดพลาดเฟรมข้อมูลบุกรุกและข้อผิดพลาดพาริตี้

Results (Thai) 3:

เปิดโผกล่องบล็อกไดอะแกรมแยกสามส่วนหลักของ usart ( แสดงจากด้านบน ) : เครื่องกำเนิดไฟฟ้านาฬิกา
, เครื่องส่งและรับสัญญาณ รีจิสเตอร์ควบคุมร่วมกันของทุกหน่วย นาฬิการุ่นตรรกะประกอบด้วย
ของตรรกะประสานภายนอกโดยการใช้นาฬิกาใส่ทาส synchronous และอัตราบอด
เครื่องกำเนิดไฟฟ้าการ xck ( นาฬิกาโอน ) พินจะใช้โหมดการซิงโคร ตัวส่งประกอบด้วยเดียวเขียน
บัฟเฟอร์อนุกรมกะลงทะเบียนสร้างความเท่าเทียมกันและควบคุมลอจิกอนุกรมกับรูปแบบกรอบที่แตกต่างกัน
เขียนบัฟเฟอร์ช่วยให้การถ่ายโอนต่อเนื่องของข้อมูลโดยไม่มีการหน่วงเวลาระหว่างเฟรม ตัวรับสัญญาณที่ซับซ้อนที่สุด
ส่วนหนึ่งของ usart โมดูลเนื่องจากมีนาฬิกา และ หน่วยกู้คืนข้อมูล การกู้คืนหน่วยใช้
รับข้อมูลไม่ตรงกัน นอกจากการฟื้นตัวของหน่วย รับตรวจสอบ รวมถึงความเท่ ตรรกะควบคุม
, ลงทะเบียนกะ และสองระดับรับบัฟเฟอร์ ( UDR ) ตัวรับสัญญาณที่สนับสนุนรูปแบบกรอบเดียวกับ
ตัวส่ง และสามารถตรวจสอบข้อมูล และลำดับข้อมูลกรอบข้อผิดพลาดข้อผิดพลาด